Also published as:

🛱 US6757304 (B

DATA REPEATER, DATA REPEATING METHOD AND SERVER MEDIUM

Patent number: JP2000216800
Publication date: 2000-08-04

NOMURA TAKASHI; MARUYAMA ATSUSHI

Applicant: SONY CORP

Classification:

Inventor:

- international: H04L29/04; H03L7/18; H04L7/033; H04L12/40;

H04L12/56; H04L29/06; H04N5/765; H04Q3/00; H04L12/64; H04L29/04; H03L7/16; H04L7/033; H04L12/40; H04L12/56; H04L29/06; H04N5/765; H04Q3/00; H04L12/64; (IPC1-7): H04L12/40; H04L7/033; H04L12/28; H04L12/66; H04L29/04;

H04L29/06; H04Q3/00

european: H03L7/18; H04L12/40F1; H04L12/40F7; H04L12/56A;


H04N5/765

Application number: JP19990018065 19990127 Priority number(s): JP19990018065 19990127

Report a data error he

Abstract of JP2000216800

PROBLEM TO BE SOLVED: To prevent an image and a voice on a bus connected via a network from changing subtly. SOLUTION: Data outputted from a DVCR 11 are transferred to a DVCR 19 via a 1394 serial bus 12, an ATM/1394 repeater 41, a UNI 14, an ATM network 15, a UNI 16, an ATM/1394 repeater 42, and a 1394 serial bus 18. The ATM/1394 repeater 14 acts as the cycle master of the 1394 serial bus 12 on a transmitter side, and the ATM/1394 repeater 42 acts as a cycle master of the 1394 serial bus 18 on a receiver side. A bus reference clock with 24.576 MHz for the 1394 serial bus 12, 18 is synchronized with an ATM reference clock of 8 kHz of the ATM network 15.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-216800 (P2000-216800A)

(43)公開日 平成12年8月4日(2000.8.4)


(51) Int.Cl. ⁷		識別記号	FΙ					テーマコード(参考)	
H04L	12/40		H04	L	11/00		320	5 K 0 3 0	
	7/033		H04	Q	3/00			5 K 0 3 2	
	12/28		H 0 4	L	7/02		В	5 K 0 3 4	
	12/66				11/20		D	5 K 0 4 7	
	29/04						В	9A001	
		審查請求	未請求	旅館	項の数5	OL	(全 13 頁)	最終頁に続く	
(21)出願番号		特願平11-18065	(71) 出	人頭と	000002	2185			
					ソニー	株式会	社		
(22)出願日		平成11年1月27日(1999.1.27)			東京都	品川区	北品川6丁目	7番35号	
			(72) 発	i明者	野村	隆			
					東京都	品川区	北品川6丁目	7番35号 ソニ	
					一株式	会社内			
			(72) 発	e明者	f 丸山	厚志			
					東京都	品川区	北品川6丁目	7番35号 ソニ	
					一株式	会社内			
			(74)代	人野	100082	2131			
					弁理士	稲本	義雄		
						最終頁に続く			

(54) 【発明の名称】 データ中継装置および方法、並びに提供媒体

(57)【要約】

【課題】 ネットワークを介して接続されるバスにおける画像や音声が微妙に変化するのを防止する。

【解決手段】 DVCR11より出力されたデータを、1394シリアルバス12、ATM/1394中継器41、UNI14、ATMネットワーク15、UNI16、ATM/1394中継器42、1394シリアルバス18を介して、DVCR19に転送する。ATM/1394中継器41は、送信側の1394シリアルバス12のサイクルマスタとされ、ATM/1394中継器42は、受信側の1394シリアルバス18のサイクルマスタとされる。1394シリアルバス18のサイクルマスタとされる。1394シリアルバス12と1394シリアルバス18の24.576MHzのバスリファレンスクロックは、ATMネットワーク15の8KHzのATMリファレンスクロックに同期される。



【特許請求の範囲】

【請求項1】 所定のバスとネットワークとの間でデータを中継するデータ中継装置において、

1

前記バスとのインタフェース処理を行う第1のインター フェース手段と、

前記ネットワークとのインタフェース処理を行う第2の インターフェース手段と、

前記第1のインターフェース手段において用いられる第 1のクロックを、前記ネットワークでの処理を同期させ るための第2のクロックに同期して生成する生成手段と 10 を含むことを特徴とするデータ中継装置。

【請求項2】 前記バスは、IEEE1394シリアルバスであり、

前記ネットワークは、ATMネットワークであることを特徴とする請求項1に記載のデータ中継装置。

【請求項3】 前記第1のインターフェース手段と前記第2のインターフェース手段とを制御する制御手段と、前記第2のクロックを分周して、前記制御手段に供給する割り込み制御信号を生成する分周手段とをさらに含むことを特徴とする請求項1に記載のデータ中継装置。

【請求項4】 所定のバスとネットワークとの間でデータを中継するデータ中継装置のデータ中継方法において.

前記バスとのインタフェース処理を行う第1のインター フェースステップと、

前記ネットワークとのインタフェース処理を行う第2の インターフェースステップと、

前記第1のインターフェースステップの処理において用いられる第1のクロックを、前記ネットワークでの処理を同期させるための第2のクロックに同期して生成する 30 生成ステップとを含むことを特徴とするデータ中継方法。

【請求項5】 所定のバスとネットワークとの間でデータを中継するデータ中継装置に、

前記バスとのインタフェース処理を行う第1のインター フェースステップと、

前記ネットワークとのインタフェース処理を行う第2の インターフェースステップと、

前記第1のインターフェースステップの処理において用いられる第1のクロックを、前記ネットワークでの処理 40 を同期させるための第2のクロックに同期して生成する生成ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする提供媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ中継装置および方法、並びに提供媒体に関し、特にネットワークを介して異なるバス間でデータを授受する場合において、時間的なずれを抑制することができるようにした、デー 50

タ中継装置および方法、並びに提供媒体に関する。 【0002】

2

【従来の技術】図1は、従来のネットワークシステムの構成例を表している。とのネットワークシステムにおいては、デジタルビデオカセットレコーダ(DVCR)11が接続されているIEEE1394シリアルバス(以下、単に1394シリアルバスとも称する)12が、ATM(Asynchronous Transfer Mode)/1394中継器13から、UNI(User Network Interface)14を介してATMネットワーク15に接続されている。ATMネットワーク15はさらに、UNI16を介してATM/1394中継器17に接続されている。ATM/1394中継器17には、DVCR19が接続されている1394シリアルバス18が接続されている。

【0003】1394シリアルバス12(1394シリアルバス18も同様)においては、図2に示すようにデータが転送される。すなわち、DVCR11が伝送するデータからなるソースパケット(図2(A))は、480バイト単位のデータブロックに分割される(図2

(B))。このデータブロックに、アイソクロナスパケ ットヘッダとCIP (Common Isochronous Paket) ヘッダ が付加され、125 µsのサイクル周期のうちの所定の タイミングのサイクルにおいて、アイソクロナスパケッ トとして伝送される。各サイクルの先頭には、サイクル マスタからサイクルスタートパケットが送信される。1 394シリアルバス12上において同期をとるために、 1394シリアルバス上に接続されている各機器は32 ビットのサイクルタイムレジスタを内蔵しており、サイ クルマスタの24.576 MHzの周波数のリファレンス クロック(以下、バスリファレンスクロックとも称す る) に同期しているサイクルスタートパケット内のサイ クルタイムデータの値(すなわち、サイクルマスタのサ イクルタイムレジスタ値に等しい)を自身のサイクルタ イムレジスタに反映させることで、125μs毎にサイ クルタイムレジスタの値を同期させて動作する。従っ て、ATM/1394中継器13も、1394シリアルバ ス12とのインタフェース処理を行う部分において、上 記のようにサイクルタイムレジスタ値を同期させながら 動作する。

【0004】1394インタフェース部でインタフェース処理されたバケットデータは、ATM/1394中継器13のATMインタフェース部でATMセルに変換され、UNI14を介してATMネットワーク15に送信される。ATMネットワーク15は、そとに接続されている各機器の同期をとるために、8KHzの周波数のリファレンスクロック(以下、ATM/ファレンスクロックとも称する)に同期して動作するようになされている。従って、ATM/1394中継器13のATMインタフェース部は、このATMリファレンスクロックに同期して、各種の処理を実行する。【0005】ATMネットワーク15を介してATM/139

4中継器13から伝送されてきたATMセルは、UNI16を介してATM/1394中継器17に供給される。そのATMインタフェース部は、入力されたATMセルを組み立て、1394インタフェース部に出力する。とのATMインタフェース部も、ATMネットワーク15のATMリファレンスクロックに同期して動作する。ATMインタフェース部より出力されたデータは、1394インタフェース部においてパケット化され、1394シリアルバス18を介してDVCR19に供給される。ATM/1394中継器17の1394インタフェース部は、1394シリアルバス18に接続されている各機器の同期をとるためのサイクルタイムレジスタの値を同期させながら動作する。

【0006】図3は、このようにして、DVCR11が、1394シリアルバス12からATMネットワーク15を介して1394シリアルバス18のDVCR19にデータを転送する場合の原理的なタイミングチャートを表している。DVCR11が出力するデータが、例えば、NTSC方式の画像データであるとするとき、その29.97Hzの周波数のフレーム同期信号は、24.576MHzの周波数のバスリファレンスクロックで、例えば、時刻 t_1 , t_4 , t_7 においてサンプリングされる(図3(A))。

【0007】時刻 t_1 で取り込まれた画像データは、DVC R11から1394シリアルバス12に対して、時刻 t_2 から始まるバスサイクルで伝送される。このとき、その CIPパケットCIP には、タイムスタンプが付加されている(図3(B))。

【0008】すなわち、図4に示すように、1394シ リアルバスを伝送されるアイソクロナスパケットは、1 394ヘッダ、CIPヘッダ1、CIPヘッダ2、およびデー タから構成されており、そのうちのCIPへッダ2には、 16ビットからなる時間情報 (Sync Time) がタイムス タンプとして配置されている。1394シリアルバス1 2に接続されている各機器は、バス上における処理の同 期をとるために、サイクルタイムレジスタを内蔵してお り、その下位16ビットの値が、このタイムスタンプと なる。CIPバケットCIP,のタイムスタンプは、サンプリ ング時(時刻t₁)のサイクルタイムレジスタの値に、 遅延加算時間TdalayAddCountを加算した値とされてい る。すなわち、タイムスタンブは、時刻 t, から遅延加 算時間TdalayAddCountだけ経過した時刻t」に対応した 値となっている。この遅延加算時間TdalayAddCountは、 1394シリアルバス12のサイクルタイミングのずれ などのジッタを吸収するための時間に対応している。 【0009】受信側の1394シリアルバス18を介し

【0009】受信側の1394シリアルバス18を介してこのCIPパケットCIP、を受信すると、DVCR19は、そこに含まれるタイムスタンプを抽出する(図3

(C))。上述したように、このタイムスタンプの時刻は、時刻t,に対応している。そこで、DVCR19は、時刻t,のタイミングにおいて、第1のフレームのフレーム同期信号を生成する。以下同様に、第2のフレーム、

第3のフレームなどにおいても、順次、同様の処理が行われる。

【0010】図3に示したタイミングチャートは、あく まで原理的なものであるが、実際のタイミングチャート は、図5に示すようになる。すなわち、時刻 t1で取り 込まれた第1のフレームの同期信号は、その時のサンプ リング時刻に、遅延加算時間TdaTayAddCountを加算した 時刻 t, に対応するタイムスタンプを含むCIPパケットCI P.として、時刻tzで1394シリアルバス12に伝送 される。このCIPパケットCIP、は、1394シリアルバ ス12、ATM/1394中継器13、UNI14、ATMネッ トワーク15、UNI16、ATM/1394中継器17、1 394シリアルバス18の各伝送路上の総合的な遅延時 間TdelayNet1だけ遅延され、時刻t,から始まるバスサ イクルのタイミングにおいて、DVCR19に供給される。 DVCR19は、このCIPパケットCIP,からタイムスタンプ を抽出し(図5(C))、そのタイムスタンプに対応す る時刻 t 。で、第1のフレームの同期信号を生成する (図5(D))。

20 [0011]

【発明が解決しようとする課題】受信側の1394シリ アルバス18に接続されているDVCR19が、CIPパケッ トCIP,から抽出したタイムスタンプに基づいて、時刻 t 、から計時した時刻 t。までの時間ToffsetAddCount 1 # 2は、1394シリアルバス18のバスリファレンスク ロックに基づいて計時される。これに対して、送信側の 1394バス12に接続されているDVCR11が、CIPバ ケットCIP のタイムスタンプに設定した時刻 t 』は、1 394シリアルバス12のバスリファレンスクロックに 30 基づいて、バスサイクルの開始時刻 t, から、時間Toffs etAddCount 1 # 1 だけ経過したときの時刻である(図 5 ((A))。この時間ToffsetAddCount 1 # 1は、時刻 t,と時刻t,の差(すなわち、時刻t,から時間TdelayN et1だけ経過した時刻 t,と、時刻 t,から時間TdeTayNe t1だけ経過した時刻 t,との差) に対応している(図5 (B)).

【0012】送信側の1394シリアルバス12のバスリファレンスクロックと、受信側の1394シリアルバス18のバスリファレンスクロックとは同期していない ため、1394シリアルバス12のサイクル周期(図5(B))と、1394シリアルバス18のサイクル周期(図5(C))とは正確には一致しておらず、その結果、1394シリアルバス12におけるフレーム周期(図5(B))としての時刻 t_3 から時刻 t_3 までの時間 TsndFrameと、図5(D)に示す受信側の1394シリアルバス18におけるフレーム周期TrevFrameとは一致しない。

【0013】その結果、DVCR11側における画像の色合いと、DVCR19側における画像の色合いとが微妙に変化 50 したり、音色についても、送信側と受信側とで微妙にず

れが生じる。

【0014】とのようなバスサイクルの時間のずれは、 受信側のATM/1394中継器17のバッファのオーバ ーフローまたはアンダーフローを引き起こす。オーバー フローまたはアンダーフローのどちらが発生するかは、 送信側と受信側のバスサイクルの相対的な関係によって 決定され、送信側のバスサイクルが短い場合はオーバー フローとなり、長い場合はアンダーフローとなる。図5 のタイミングチャートは、前者の場合を示しており、と※ *の場合、徐々に蓄積遅延時間が長くなるとともに、ATM /1394中継器17内に滞留するバケット数が増加す

6

【0015】ととで、オーバーフローが発生するまでの 時間を算出すると、例えばATM/1394中継器17内 のバッファ容量を16 Mbyte、相対差を30 ppm(クロッ クを生成するための電圧制御水晶発振回路の標準的な偏 差の値)と仮定した場合、

1 CIPパケットが滞留する時間Tcip=3072/(24.576×30)

= 4.17 sec

16Mbyteのバッファがオーバーフローする時間Tover

 $= Tcip \times 16777216/488 = 143248 sec = 39$. 8 hour

となり、およそ40時間程度で16Mbyteのバッファが オーバーフローする。

【0016】また、アンダーフローが発生する時間は、 ジッタ等を吸収するために蓄積するCIPパケット数によ って増減する。蓄積パケット数を多くするとアンダーフ ローまでの時間は長くなるが(なかなかアンダーフロー しないが)、それに比例して、ATM/1394中継器1 7での遅延時間も増加してしまう。逆に、蓄積パケット※ ※数を少なくすると、遅延時間は小さくなるが、アンダー フローまでの時間も短くなってしまう(すぐにアンダー フローしてしまう)。 ととで、アンダーフローまでの時 間を算出すると、例えば蓄積するCIPパケット数を24 $0.0 (1.25 \,\mu\,\text{s} \times 2.400 = 3.00 \,\text{ms} : \text{Real Time} \,\text{T})$

リケーションの遅延時間の限界値)、相対差を30ppm 20 と仮定した場合、

1 CIPパケットが流出する時間Tcip=3072/(24.576×30)

= 4.17 sec

蓄積したCIPパケットがアンダーフローする時間Tunder

 $= Tcip \times 2400 = 10008 sec = 2.78 hour$

となり、およそ3時間程度で蓄積した2400個のCIP バケットがアンダーフローする。

【0017】本発明はこのような状況に鑑みてなされた ものであり、受信側において、送信側と対応する情報を ダーフローを防止するようにするものである。

[0018]

【課題を解決するための手段】請求項1に記載のデータ 中継装置は、バスとのインタフェース処理を行う第1の インターフェース手段と、ネットワークとのインタフェ ース処理を行う第2のインターフェース手段と、第1の インターフェース手段において用いられる第1のクロッ クを、ネットワークでの処理を同期させるための第2の クロックに同期して生成する生成手段とを含むことを特 徴とする。

【0019】請求項4に記載のデータ中継方法は、バス とのインタフェース処理を行う第1のインターフェース ステップと、ネットワークとのインタフェース処理を行 う第2のインターフェースステップと、第1のインター フェースステップの処理において用いられる第1のクロ ックを、ネットワークでの処理を同期させるための第2 のクロックに同期して生成する生成ステップとを含むこ とを特徴とする。

【0020】請求項5に記載の提供媒体は、バスとのイ ンタフェース処理を行う第1のインターフェースステッ 50 中継器41は、1394シリアルバス12のサイクルマ

プと、 ネットワークとのインタフェース処理を行う第 2のインターフェースステップと、第1のインターフェ ースステップの処理において用いられる第1のクロック を、ネットワークでの処理を同期させるための第2のク 復元できるようにするとともに、オーバーフローやアン 30 ロックに同期して生成する生成ステップとを含む処理を 実行させるコンピュータが読み取り可能なプログラムを 提供することを特徴とする。

> 【0021】請求項1に記載のデータ中継装置、請求項 4に記載のデータ中継方法、および請求項5に記載の提 供媒体においては、第1のインターフェース処理におい て用いられる第1のクロックが、ネットワークでの処理 を同期させるための第2のクロックに同期して生成され る。

[0022]

【発明の実施の形態】図6は、本発明を適用したネット ワークシステムの構成例を表しており、図1に対応する 部分には、同一の符号を付してあり、その説明は適宜省 略する。とのシステムの基本的な構成は、図1に示した 場合と同様であるが、1394シリアルバス12とATM ネットワーク15の間に配置されているATM/1394 中継器41、およびATMネットワーク15と1394シ リアルバス18との間に配置されているATM/1394 中継器42の構成が、図1における場合と異なってい る。すなわち、この構成例においては、ATM/1394

スタとなっており、また、ATM/1394中継器42 は、1394シリアルバス18のサイクルマスタとなっ ており、それぞれは、その1394シリアルバス12ま たは1394シリアルバス18で使用される24.57 6 MHzの周波数のバスリファレンスクロックを、ATMネッ トワーク15の8KHzの周波数のATMリファレンスクロッ ク(SDH Flame Pulse)に同期して生成するようになさ れている。

【0023】図7は、ATM/1394中継器41の構成 を表している(ATM/1394中継器42も同様の構成 とされている)。

【0024】CPU60は、プログラムに対応してATM SAR (Segmentation and Reassembly) ブロック58、ATM P HYブロック57、IEEE1394LINKレイヤブロック5 5、IEEE1394 3ポートPHYブロック54、および システムコントローラ61を制御し、インタフェース処 理を実行させる。

【0025】スケジューリングタイマ63は、8 KHzの 周波数のATMリファレンスクロック(ATM/SDHフレーム タイミング)を分周して、CPU6 Oに対してタイマ割り 込み信号を出力するようになされている。メモリブロッ ク62は、ローカルバス64を介してシステムコントロ ーラ61と接続されており、送受信するパケットデータ を記憶するようになされている。システムコントローラ 6 1 には、PCI (Peripheral Component Interconnect) バス65を介してATMネットワーク(ATM/SDH(Synchro nous Digital Hierarchy) 網) 15に対する送受信処理 を行うブロック71と、1394シリアルバス12に対 する送受信処理を行うブロック72とが接続されてい る。前者のブロック71は、ATM SARブロック58、ATM 30 PHYブロック57、および光学(Optics)ブロック56 とにより構成され、後者のブロック72は、IEEE139 4 LINKレイヤブロック55、IEEE1394 3ポートPH Yブロック54により構成されている。

【0026】ATM SARブロック58は、メモリブロック 62からシステムコントローラ61およびPCIバス65 を介して転送されてきたデータをATMセルに分割し、ATM PHYブロック57に転送する。ATM SARブロック58 は、また、逆に、ATM PHYブロック57より供給されたA TMセルを組み立て、システムコントローラ61およびPC 40 Iバス65を介してメモリブロック62に出力する。ATM PHYブロック57は、ATMSARブロック58より供給され たATMセルを、光学ブロック56の仕様に対応するデー タに変換して光学ブロック56に出力するとともに、光 学ブロック56より入力されたデータからATM SARブロ ック58に渡すべきATMセルを取り出して、ATM SARブロ ック58に出力する。光学ブロック56は、ATMネット ワーク15より供給された光信号によるデータを受信 し、電気信号に変換して、ATM PHYブロック57に供給 するとともに、ATM PHYブロック57より供給されたデ

ータを光信号に変換して、ATMネットワーク15に出力 する。

【0027】IEEE1394LINKレイヤブロック55は、 システムコントローラ61 およびPCIバス65を介して メモリブロック62より入力されたATMフォーマットの データを、CPU6 0 によって予め設定された 1 3 9 4 シ リアルバスのフォーマットに変換して、IEEE1394 3ポートPHYブロック54に出力するとともに、逆に、I EEE1394 3ポートPHYブロック54より入力された 1394シリアルバスのフォーマットのデータを、シス テムコントローラ61およびPCIバス65を介してメモ リブロック62に出力し、CPU60によってATMのフォー マットに変換させる。IEEE1394 3ポートPHYブロ ック54は、IEEE1394LINKレイヤブロック55より 入力されたデータを、IEEE 1394シリアルバスの信号 に変換して、ポート51乃至53から1394シリアル バス12に出力する。また、IEEE1394 3ポートPH Yブロック54は、ポート51乃至53を介して139 4シリアルバス12より入力されたデータを受信し、と 20 れをIEEE1394LINKレイヤブロック55に出力する。 【0028】ATM PHYブロック57は、8 KHzの周波数の ATMリファレンスクロックを抽出する。このATMリファレ ンスクロックは、ATMネットワーク15において、世界 的に同期されたものとなっている。このATMリファレン スクロックは、クロック同期回路59とIEEE1394LI NKレイヤブロック55に供給される。IEEE1394LINK ブロック55は、入力されたリファレンスクロックに同 期して、1394シリアルバスのサイクルスタートパケ ットの送出タイミングを検出する。クロック同期回路5 9は、ATM PHYブロック57より入力されたATMリファレ ンスクロックに同期して、24.576 MHzの周波数の 1394シリアルバスのためのバスリファレンスクロッ クを生成し、IEEE1394 3ポートPHYブロック54 に出力している。

【0029】クロック同期回路59は、図8に示すよう に構成されている。すなわち、クロック同期回路59 は、PLL回路として構成され、ATM PHYブロック57より 入力された8 KHzの周波数のATMリファレンスクロック と、分周器81より入力された8KHzの周波数のクロッ クとを位相比較し、その位相誤差信号をフィルタ(ロー パスフィルタ)83に出力している。フィルタ83は、 入力された位相誤差信号を平滑し、電圧制御水晶発振回 路(voxo)84に出力している。電圧制御水晶発振回路 8 4 は、その標準的な発振周波数が、2 4 . 5 7 6 MHz の周波数となるように設定されており、フィルタ83よ り入力される制御信号(制御電圧)に対応する位相のク ロックを生成し、バスリファレンスクロックとしてIEEE 1394 3ポートPHYブロック54に出力している。 電圧制御水晶発振回路84の出力するバスリファレンス 50 クロックはまた、分周器81に入力され、1/3072

に分周され、位相比較器82に入力されている。

【0030】とれにより、クロック同期回路59は、AT M PHYブロック57より入力される8 KHzの周波数のATM ネットワーク15のATMリファレンスクロックに同期し た、24.576MHzの周波数の1394シリアルバス のバスリファレンスクロックを生成し、出力する。

【0031】次に、送信側の1394シリアルバス12 に接続されているDVCR11から出力されたデジタルビデ オ(DV) データを、受信側の1394シリアルバス18 て、図9乃至図12を参照して説明する。最初に、図9 のフローチャートを参照して、送信側のDVCR11の処理 について説明する。なお、この場合においても、DVCR1 1は、NTSC方式のビデオ信号をサンプリングし、出力す るものとする。

【0032】ステップS1において、DVCR11は、図10 (A) に示すように、時刻 t₁のタイミングにおい て、29.97 Hzの周波数のフレーム同期信号を自身の 24.576MHzのクロックに基づいてサンプリングす る。1394シリアルバス12において、ATM/139 4中継器41がサイクルマスタとなっているので、13 94シリアルバス12に接続されているDVCR11のサイ クルタイムレジスタ値は、ATM/1394中継器41に より生成されるサイクルスタートパケット内のサイクル タイムデータを反映させたものとなっている。サイクル タイムデータは、サイクルマスタであるATM/1394 中継器41のサイクルタイムレジスタ値そのものであ り、バスリファレンスクロックによってカウントアップ される。このため、DVCR11のサイクルタイムレジスタ 値は、125μs毎にATM/1394中継器41のサイ クルタイムレジスタ値と同期している。そして、ステッ プS2において、現在の(時刻t₁の)サイクルタイム レジスタの下位16ビットの値に、遅延加算時間Tdelay AddCountを加算した値を、第1のフレームのフレーム同 期信号を伝送するCIPバケットのCIPヘッダのSync Time フィールド(図4) に格納する。そして、ステップS3 において、DVCR11は、図10(B)に示すように、そ のCIPパケットCIRを、1394シリアルバス12に、 時刻 t, から始まるサイクルバスのタイミングでアイソ クロナスパケットとして伝送する。

【0033】従来の場合と同様に、CIPパケットCIP、に 含まれているタイムスタンプは、時刻 t, に遅延加算時 間TdelayAddCountを加算した時刻t』に対応した値とな っている。

【0034】DVCR11が出力したデータは、1394シ リアルバス12を介して、ATM/1394中継器41に 伝送される。ATM/1394中継器41において、この データは、例えば、ポート51から、IEEE1394 3 ポートPHYブロック54に入力され、所定のインタフェ ース処理が行われる。との処理は、クロック同期回路5

9が出力するATMリファレンスクロックに同期したバス リファレンスクロックに基づいて行われるので、ATMネ ットワーク15における処理と位相的に同期した処理と なる。IEEE1394LINKレイヤブロック55は、IEEE1 394 3ポートPHYブロック54より入力されたデー タを、ATM PHYブロック57より入力されたATMリファレ ンスクロックに同期したタイミングで生成したサイクル スタートバケット送出タイミングを基に処理し、PCIバ ス65に出力する。システムコントローラ61は、PCI に接続されているDVCR19に伝送する場合の処理につい 10 バス65を介して入力されたデータを、ローカルバス6 4を介してメモリブロック62に供給し、記憶させる。 【0035】CPU60は、システムコントローラ61を 介して、メモリブロック62に記憶されたデータを読み 出し、ATM SARブロック58に供給する。ATM SARブロッ ク58は、メモリブロック62から伝送されてきたデー タをATMセルに分割し、ATM PHYブロック57に供給す る。ATM PHYブロック57は、ATM SARブロック58より 供給されたATMセルを光学ブロック56の使用に対応す るデータに変換し、光学ブロック56に出力する。光学 20 ブロック56は、入力されたデータをUNI14を介してA TMネットワーク 15 に出力する。

【0036】ATMネットワーク15から転送されてきた データは、UNI 1 6 を介してATM/1394中継器42に 入力される。すなわち、図10(B)の時刻 t 、におい て、DVCR11より出力されたデータが、時間TdeTayNet だけ経過した時刻t、において、受信側のATM/1394 中継器42に入力される。このとき、ATM/1394中 継器42は、図11のフローチャートに示すような処理 を実行する。なお、以下においては、図7に示す構成を ATM/1394中継器42の構成として説明する。

【0037】ステップS21において、ATM/1394 中継器42のCPU60は、ATMネットワーク15から受信 したデータに含まれるフレームの先頭のCIPを検出する 処理を実行する。すなわち、ATM/1394中継器42 に入力されたATMセルの信号は、光学ブロック56にお いて、光信号から電気信号に変換され、ATM PHYブロッ ク57に供給される。ATM PHYブロック57は、入力さ れたデータからATMセルを取り出して、ATM SARブロック 58に供給する。ATM SARブロック58は、入力されたA 40 TMセルを統合し、PCIバス 6 5を介してシステムコント ローラ61に出力する。システムコントローラ61は、 入力されたデータをローカルバス64を介してメモリブ ロック62に供給し、記憶させる。CPU60は、システ ムコントローラ61を介してメモリブロック62に記憶 されたデータを読み出し、そのデータからフレームの先 頭のCIPを検出する。

【0038】次に、ステップS22において、CPU60 は、Sync Timeフィールドに格納されているタイムスタ ンプ情報を抽出する。そして、ステップS23におい 50 て、CPU6 Oは、送信側の1394シリアルバス12の バスサイクルの値(周期)と、受信側の1394シリアルバス18のバスサイクルの周期の値の差分DiffCycleCountが既に算出されているか否かを判定する。この値が、まだ算出されていない場合には、ステップS24に進み、CPU60は、ステップS22で読み出したタイムスタンプのサイクルカウント値(上位4ビット)と、CIPパケットCIP,が1394シリアルバス18に送出される予定の時刻のサイクルタイムレジスタの値CycleCountとの差分を算出する。ステップS25において、CPU60は、ステップS24で演算した差分値に、遅延加算時10

間TdeTayAddのサイクルカウント値を加算して、その値D

iffCycleCountを得る。

11

【0039】ステップS23において、この値DiffCycleCountが、既に算出されていると判定された場合、ステップS24とステップS25の処理はスキップされる。【0040】次に、ステップS26において、ステップS25で演算された値DiffCycleCountに、CPU60は、タイムスタンプのサイクルカウント値(上位4ビット)を加算し、その値を新たなタイムスタンプとしてCIPバケットCIP、のSync Timeフィールドに格納する。ステップS26で生成されたCIPバケットCIP、は、ステップS27で、1394シリアルバス18に転送される。

【0041】すなわち、CPU60は、ステップS26で生成したCIPバケットCIP、をシステムコントローラ61を介してPCIバス65からIEEE1394LINKレイヤブロック55に供給する。IEEE1394LINKレイヤブロック55は、入力されたATMのフォーマットのデータをCPU60によって予め設定されている1394シリアルバスのフォーマットに変換し、IEEE1394 3ポートPHYブロック54に出力する。IEEE1394 3ポートPHYブロック54は、IEEE1394 3ポートPHYブロック54は、IEEE1394レアルバスの信号に変換し、例えば、ポート51から1394シリアルバス18に出力する。とのアイソクロナスバケットは、DVCR19に供給される。

【0042】DVCR19は、1394シリアルバス18を介してアイソクロナスパケットとして、CIPパケットCIP、が供給されると、図12のフローチャートに示す処理を実行する。

【0043】最初にステップS41において、DVCR19は、フレームの先頭のCIPを検出する処理を実行する。いまの場合、CIPバケットCIP、が検出される。さらに、DVCR19は、ステップS42において、CIPバケットCIP、のヘッダのSync Timeフィールドに格納されているタイムスタンプを抽出する。なお、このSync Timeフィールドは、フレームの先頭のCIPバケットにおいてのみ有効である。

【0044】次に、ステップS43において、ステップ S42で抽出したタイムスタンプの値と、そのCIPバケットCIP、を受信したときのサイクルタイムレジスタの値 50

(下位16ビット) との差分が演算される。この演算された値は、図10において、時刻 t , から時刻 t , (第1のフレームのフレーム同期信号の出力タイミング)までの時間に対応している(図10(C))。そこで、ステップS44において、DVCR19は、ステップS43で求めた差分値に基づくタイミングにおいて、第1のフレームのフレーム同期信号を再生する(図10(D))。 [0045] なお、図10には、図9、図11、および図12の各ステップの処理が行われるタイミングが、各

ステップの符号で表されている。

【0046】以上のようにして、この実施の形態では、送信側の1394シリアルバス12のバスサイクルと、受信側の1394シリアルバス18のバスサイクルの周期を等しい値とすることができるので、送信側の1394シリアルバス12から、受信側の3194シリアルバス18までの総合的な伝送路上の遅延時間TdelayNetを常に一定の値とすることができる。このため、受信側のATM/1394中継器42のバッファ(図7のメモリブロック62)内に滞留するパケットの数がほぼ一定となり、そのアンダーフローやオーバーフローを防止することができる。

[0047] さらに、送信側(DVCR11)のCycle Countの値と、受信側(ATM/1394中継器42)のCycle Countの差分(=DiffCycleCount)を、図11を参照して説明したように演算し、タイムスタンプに反映させるようにしたので、送信側のフレーム周期TsndFrame(図10(A))と、受信側のフレーム周期TrevFrame(図10(D))とを一致させることができる。従って、画像の色合いや音声の音色などが微妙にずれたりすることが

【0048】なお、Cycle Timeレジスタは、1394シリアルバスに接続されている機器のLink Chip (図7のA TM/1394中継器41のブロック72に対応する)に用意されているので、値DiffCycleCountは、確実に演算することができる。

【0049】ATM/1394中継器41または42におけるソフトウエア処理は、ATMネットワーク15のATMリファレンスクロックを、スケジューリングタイマ63で適度に分周してスケジューリング信号を生成し、これを40 ソフトウエアの割り込み信号としてCPU60に供給するようにすることで、ソフトウエアによっても、厳密に時間軸を保証することが可能となる。例えば、8KHzの周波数のATMリファレンスクロックを16分周し、2ms毎に割り込み処理するようにした場合、2msという時間で転送処理すべきCIPパケットの数は、アイソクロナスチャンネルあたり16パケットであることをソフトウエアに認識させることができ、かつ、その時間軸も、全ての1394シリアルバスで同期したバスリファレンスクロックを基にしているので、ソフトウエアでも厳密に時間50 軸を保証することができる。

【0050】なお、ATMネットワーク15におけるCIPバケットの伝送方式は、受信側のATM/1394中継器の蓄積バッファで伝送時のジッタが吸収できるものであれば、どのような方式であってもよい。

【0051】以上においては、バスとして1394シリアルバスを用い、ネットワークとしてATMネットワークを用いるようにしたが、その他のバスまたはネットワークを用いることも可能である。

【0052】なお、本明細書において、システムとは、 複数の装置により構成される装置全体を表すものとす る。

【0053】また、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。

[0054]

【発明の効果】以上の如く、請求項1に記載のデータ中継装置、請求項4に記載のデータ中継方法、および請求項5に記載の提供媒体によれば、第1のインターフェースの処理において用いられる第1のクロックを、ネットワークでの処理を同期させるための第2のクロックに同期して生成するようにしたので、ネットワークを介して接続される一方のバスと他方のバスにおける画像や音声が微妙に変化することを防止することができる。また、データ転送時のオーバーフローやアンダーフローを防止することができる。

【図面の簡単な説明】

【図1】従来のネットワークシステムの構成を示す図である。 *30

*【図2】1394シリアルバスのアイソクロナスパケットの転送を説明する図である。

【図3】図1のネットワークシステムの動作原理を説明 するタイミングチャートである。

【図4】アイソクロナスパケットの構成を示す図である。

【図5】図1の動作を説明するタイミングチャートであ ス

【図6】本発明を適用したネットワークシステムの構成 を示す図である。

【図7】図6のATM ∕ 1394中継器41の構成を示す ブロック図である。

【図8】図7のクロック同期回路59の構成を示すブロック図である。

【図9】図6のDVCR11の動作を説明するフローチャートである。

【図10】図6のネットワークシステムの動作を説明するタイミングチャートである。

【図11】図6のATM/1394中継器42の動作を説 20 明するフローチャートである。


【図12】図6のDVCR19の動作を説明するフローチャートである。

【符号の説明】

11 DVCR, 12 1394シリアルバス, 13 ATM/1394中継器, 15 ATMネットワーク, 17 ATM/1394中継器, 18 1394シリアルバス, 19 DVCR, 41, 42 ATM/1394中継器, 59クロック同期回路, 60 CPU, 62 メモリブロック, 63 スケジューリングタイマ, 71, 72 ブロック


【図1】

(8)





ネットワークシステム

[図2]




[図3]






【図12】


【図4】




【図5】




[図6]




[図7]



[図10]



[図11]



フロントページの続き

 (51)Int.C1.7
 識別記号
 FI
 テーマコード(参考)

 H O 4 L 29/06
 H O 4 L 13/00
 3 0 3 B

 H O 4 Q 3/00
 3 0 5 B

Fターム(参考) 5K030 GA11 HA10 HB15 HB19 JL10

KA02 KA21 LA08

5K032 AA05 CC06 DA06 DB18 DB19

DB26

5K034 AA05 HH61 KK27

5K047 AA05 BB12 BB16 GG42 LL01

MMO5 MM55

9A001 CZ03

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成18年4月6日(2006.4.6)

【公開番号】特開2000-216800(P2000-216800A)

【公開日】平成12年8月4日(2000.8.4)

【出願番号】特願平11-18065

【国際特許分類】

12/46	(2006.01)
3/00	(2006.01)
7/033	(2006.01)
29/04	(2006.01)
29/06	(2006.01)
12/46	E
3/00	
7/02	В
13/00	3 0 3 B
13/00	3 0 5 B
	3/00 7/033 29/04 29/06 12/46 3/00 7/02 13/00

【手続補正書】

【提出日】平成18年1月26日(2006.1.26)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】データ中継装置および方法、並びに記録媒体

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】 所定のバスとネットワークとの間でデータを中継するデータ中継装置において、

前記バスとのインタフェース処理を行う第1のインターフェース手段と、

前記ネットワークとのインタフェース処理を行う第2のインターフェース手段と、

前記第1のインターフェース手段において用いられる第1のクロックを、前記ネットワークでの処理を同期させるための第2のクロックに同期して生成する生成手段とを含むことを特徴とするデータ中継装置。

【請求項2】 前記生成手段は、所定の分周比で分周された前記第1のクロックの位相と前記第2のクロックの位相との比較を行い、その比較結果に応じて前記第1のクロックの周波数を調整するPLL (Phase Lock Loop) 回路として構成される

ことを特徴とする請求項1に記載のデータ中継装置。

___【<u>請求項3</u>】 前記バスは、IEEE1394シリアルバスであり、

<u>前記ネットワークは、ATMネットワークである</u>

ことを特徴とする請求項1または請求項2に記載のデータ中継装置。

<u>【請求項4</u>】 <u>前記第1のインターフェース手段により処理されるデータパケットに</u> <u>関するタイミングを制御する制御手段と、</u> <u>前記第2のクロックを分周して、前記制御手段に供給する割り込み制御信号を生成する</u> 分周手段と

をさらに含むことを特徴とする請求項1または請求項2に記載のデータ中継装置。

【<u>請求項5</u>】 所定のバスとネットワークとの間でデータを中継するデータ中継装置のデータ中継方法において、

前記バスとのインタフェース処理を行う第1のインターフェースステップと、

前記ネットワークとのインタフェース処理を行う第2のインターフェースステップと、前記第1のインターフェースステップの処理において用いられる第1のクロックを、前記ネットワークでの処理を同期させるための第2のクロックに同期して生成する生成ステップと

を含むことを特徴とするデータ中継方法。

【<u>請求項6</u>】 所定のバスとネットワークとの間でデータを中継するデータ中継装置に、

前記バスとのインタフェース処理を行う第1のインターフェースステップと、

前記ネットワークとのインタフェース処理を行う第2のインターフェースステップと、前記第1のインターフェースステップの処理において用いられる第1のクロックを、前記ネットワークでの処理を同期させるための第2のクロックに同期して生成する生成ステップと

を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする記録媒体。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正の内容】

[0001]

【発明の属する技術分野】

本発明は、データ中継装置および方法、並びに<u>記録媒体</u>に関し、特にネットワークを介して異なるバス間でデータを授受する場合において、時間的なずれを抑制することができるようにした、データ中継装置および方法、並びに記録媒体に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 9

【補正方法】変更

【補正の内容】

[0019]

<u>請求項5</u>に記載のデータ中継方法は、バスとのインタフェース処理を行う第1のインターフェースステップと、ネットワークとのインタフェース処理を行う第2のインターフェースステップと、第1のインターフェースステップの処理において用いられる第1のクロックを、ネットワークでの処理を同期させるための第2のクロックに同期して生成する生成ステップとを含むことを特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 0

【補正方法】変更

【補正の内容】

[0020]

<u>請求項6</u>に記載の<u>記録媒体</u>は、バスとのインタフェース処理を行う第1のインターフェースステップと<u></u>ネットワークとのインタフェース処理を行う第2のインターフェースステップと、第1のインターフェースステップの処理において用いられる第1のクロックを

、ネットワークでの処理を同期させるための第2のクロックに同期して生成する生成ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正の内容】

[0021]

請求項1に記載のデータ中継装置、<u>請求項5</u>に記載のデータ中継方法、および<u>請求項6</u>に記載の<u>記録媒体</u>においては、第1のインターフェース処理において用いられる第1のクロックが、ネットワークでの処理を同期させるための第2のクロックに同期して生成される。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 4

【補正方法】変更

【補正の内容】

[0054]

【発明の効果】

以上の如く、請求項1に記載のデータ中継装置、<u>請求項5</u>に記載のデータ中継方法、および<u>請求項6</u>に記載の<u>記録媒体</u>によれば、第1のインターフェースの処理において用いられる第1のクロックを、ネットワークでの処理を同期させるための第2のクロックに同期して生成するようにしたので、ネットワークを介して接続される一方のバスと他方のバスにおける画像や音声が微妙に変化することを防止することができる。また、データ転送時のオーバーフローやアンダーフローを防止することができる。